

به نام خدا

نام و نام خانوادگی : ابوالفضل جعفری زاده

کد دانشجویی : 40212340119130

درس : پردازش سیگنال های دیجیتال

استاد محترم : دکتر مهدی اسلامی

ترجمه کامل، جامع و تفصیلی مقاله:

کانال طیف سنجی دیجیتال پیشرفته برای تحلیل سیگنال و
تشخیص مبتنی بر SoC FPGA

چکیده (Abstract)

این مقاله به طراحی و پیاده سازی یک سیستم جمع آوری داده برای یک کانال طیف سنجی دیجیتال می پردازد که بر پایه یک آرایه گیت برنامه پذیر میدانی (FPGA) تعبیه شده در یک سیستم-روی-تراشه (SoC) ساخته شده است. این سیستم دو مازول کاملاً مستقل را یکپارچه می کند: یک شبیه ساز پالس (Pulse Emulator) و یک تحلیل گر پالس (Pulse Analyzer). شبیه ساز با سنتز پالس هایی با زمان های رسیدن با توزیع پواسون و دامنه هایی با توزیع گوسی، و همچنین پیکربندی های سفارشی برای شبیه سازی اثراتی مانند انباشتگی- (Pile-up)، سیگنال ها را تولید می کند.

در مقابل، تحلیل گر این سیگنال ها را ضبط و پردازش کرده و پارامترهای کلیدی نظیر ارتفاع پالس و زمان رسیدن را استخراج می کند. این سیستم شامل پردازش سخت افزاری FPGA با فیلترهای قابل تنظیم است که پردازش را قبل از انتقال نتایج به SoC برای ذخیره سازی تسریع می کند.


این پلتفرم ارزان قیمت بر پایه برد AMD Xilinx Zynq 7010 SoC طراحی شده است که دارای پردازنده ARM Cortex-A9 با سیستم عامل لینوکس اوبونتو است. این ترکیب FPGA و SoC امکان پردازش سریع سیگنال و تولید هیستوگرام را در سخت افزار فراهم می کند، در حالی که ریزپردازنده وظایف ارتباطی و کنترلی را مدیریت می کند. یک مدل نرم افزاری کلاینت-سرور بر پایه معماری TCP/IP و استفاده از دستورات SCPI، کنترل از راه دور و تصویرسازی داده ها را از طریق یک رابط گرافیکی پایتون تسهیل می کند.

با استفاده از پیکربندی حلقه بسته (Closed-loop) بین شبیه ساز و تحلیل گر، سیستم امکان خودآزمایی و کالیبراسیون را فراهم می کند. در نهایت، آزمایش های آزمایشگاهی و اعتبارسنجی تحت شرایط تشعشع واقعی (و مقایسه با سیستم های تجاری) دقت و انعطاف پذیری سیستم را اثبات کرد.

۱. مقدمه (Introduction)

طیف‌سنجی هسته‌ای، رفتار هسته‌های اتمی را بر اساس تابش‌های آن‌ها بررسی می‌کند. اساس این کار اندازه‌گیری دقیق طیف انرژی مرتبط با اشکال مختلف تابش‌های یونیزان است. انواع مختلفی از آشکارسازها در این تکنیک استفاده می‌شوند، از جمله آشکارسازهای سوسوزن (Scintillation)، آشکارسازهای گازی و آشکارسازهای نیمه‌هادی مانند ژرمانیوم با خلوص بالا (HPGe) و آشکارسازهای سیلیکونی.

وقتی یک ذره با آشکارساز تعامل می‌کند، یک پالس جریان تولید می‌شود که ارتفاع آن متناسب با انرژی رسوب‌کرده است. در پردازش سنتی آنالوگ، این سیگنال از پیش‌تقویت‌کننده (Preamplifier) عبور کرده، توسط شکل‌دهنده (Shaper) فیلتر می‌شود تا نسبت سیگنال به نویز بهبود یابد، و پس از عبور از متمایزکننده‌ها، حداکثر دامنه آن توسط ADC دیجیتال می‌شود تا تحلیل‌گر چندکاناله (MCA) یک هیستوگرام انرژی بسازد.



توضیح تصویر: مقایسه کانال طیف‌سنجی آنالوگ سنتی (الف) با کانال طیف‌سنجی دیجیتال (ب) که

نشان‌دهنده حذف بلوک‌های Shaper و Discriminator در نسخه دیجیتال است.

با پیشرفت ADC های پرسرعت و FPGA ها، جایگزینی کامل این زنجیره با روش دیجیتال ممکن شده است. با این حال توسعه این سیستم‌ها در زمینه‌های جدید مانند آموزش و مهندسی با سه محدودیت اصلی مواجه است:

- دسترسی محدود به آزمایشگاه‌های تخصصی پرتوها، ^(۲) هزینه بالای تجهیزات دیجیتال تجاری، ^(۳) سختی و عدم انعطاف‌پذیری این سیستم‌های بسته تجاری برای تغییرات الگوریتمی. این مقاله سیستمی را معرفی می‌کند که با استفاده از یک بورد فشرده ارزان‌قیمت، این چالش‌ها را حل می‌کند.

۲. پیشینه تحقیق (State of the Art)

بسیاری از سیستم های طیف سنجی کنونی هنوز از مراحل آنالوگ پیش از دیجیتال سازی استفاده می کنند. به عنوان مثال، در برخی کارها با وجود دیجیتال بودن MCA، سیگنال پیش تقویت کننده باید قبل از نمونه برداری توسط ADC از یک Shaper آنالوگ عبور کند. کارهای دیگری پردازش دیجیتال را کاملاً در FPGA پیاده کرده اند) مانند سیستم های مبتنی بر Kintex-7 یا Intel MAX10، اما از آنجا که پردازنده جاسازی شده ندارند، به شدت به کامپیوترهای خارجی وابسته هستند.

تحقیقات اخیر به سمت پلتفرم های SoC-FPGA حرکت کرده اند) مانند Zynq-7020 تا انعطاف پذیری را بالا ببرند، اما هیچ کدام قابلیت شبیه سازی پالس (Pulse Emulation) را در خود ندارند. این یعنی برای هر تستی به تجهیزات رادیواکتیو نیاز است. سیستم پیشنهادی این مقاله، با داشتن هر دو قابلیت روی یک تراشه با هزینه پایین، از تمامی کارهای گذشته متمایز می شود.

۳. نمای کلی سیستم (System Overview)

این سیستم از دو عنصر مستقل پیاده سازی شده در منطق برنامه پذیر تشکیل شده است: تحلیل گر و شبیه ساز. علاوه بر این، SoC شامل یک ریزپردازنده است که سیستم عامل لینوکس اوبونتو را اجرا می کند.




Fig. 2. Block diagram of the data acquisition system of the digital spectroscopy channel system.

توضیح تصویر: دیاگرام بلوکی سیستم اکتساب داده. نشان دهنده معماری Client-Server، بخش

Processing System (لینوکس و ARM) و بخش Programmable Logic (FPGA) شامل

Analyzer و Emulator

نرم افزار از یک مدل کلاینت-سرور مبتنی بر TCP/IP استفاده می کند. سرور لینوکس فرمان های SCPI را از رابط های گرافیکی (کلاینت ها) دریافت کرده و ماژول های FPGA را از طریق باس AXI تنظیم می کند.

۴. جزئیات پیاده سازی سخت افزاری و نرم افزاری (Implementation Details)

این سیستم بر روی برد Red Pitaya STEMLab 125-14 پیاده سازی شده است که دارای تراشه SoC شرکت AMD مدل Xilinx Zynq 7010 می باشد. این برد شامل مبدل های آنالوگ به دیجیتال (ADC) و دیجیتال به آنالوگ (DAC) با رزولوشن ۱۴ بیت و نرخ نمونه برداری ۱۲۵ مگاسمپل بر ثانیه (125 MS/s) است.

۴.۱. پیاده سازی شبیه ساز (Emulator)

شبیه ساز رفتار خروجی پیش تقویت کننده را پس از برخورد ذره با آشکارساز بازسازی می کند و دارای دو حالت است:

- **حالت آماری: (Statistical Mode)** در فرآیندهای واپاشی هسته ای، لحظه دقیق یک رویداد غیر قابل پیش بینی است اما نرخ رویدادها از توزیع پواسون پیروی می کند. برای جلوگیری از محاسبات سنگین پواسون، از یک روش تقریبی مبتنی بر "آزمون برنولی" با استفاده از یک شیفت رجیستر ۹۶-بیتی (ML- LFSR) استفاده شده است. از طرفی، انرژی ذرات نیز یکسان نیست و دارای توزیع گوسی (نرمال) است. این توزیع در FPGA با استفاده از "قضیه حد مرکزی" و با جمع کردن خروجی ۳۲ توزیع یکنواخت مستقل شبیه سازی شده است.
- **حالت سفارشی: (Custom Mode)** به کاربر اجازه می دهد زمان های رسیدن و دامنه پالس ها را دقیقاً تعیین کند، که برای مطالعه اثرات روی هم افتادگی سیگنال ها (Pile-up) ضروری است.




Fig. 3. Operational flow of the emulator.




Fig. 4. Architecture of the emulator module.

توضیح تصویر: فلوچارت عملیاتی و معماری داخلی ماژول شبیه ساز (Emulator) در FPGA .

۴.۲. پیاده سازی تحلیل گر (Analyzer)

- تحلیل گر سیگنال خروجی پیش تقویت کننده را از طریق ADC دریافت کرده و پردازش می کند:
- **حالت ضبط کامل (Full Capture Mode):** کل شکل موج نمونه برداری شده توسط ADC را زمانی که از یک آستانه (Threshold) عبور می کند، ذخیره می کند. یک بلوک تاخیر (Delay FIFO) اجازه می دهد سیگنال قبل از رسیدن به نقطه آستانه نیز به درستی ذخیره شود.
 - **حالت ثبت ارتفاع (Height Capture Mode):** از آنجا که سیگنال خروجی پیش تقویت کننده دارای لبه بالارونده بسیار سریع و نزول کند است، تشخیص لبه دقیق دشوار است. برای حل این مشکل، از یک فیلتر FIR مثلثی (Triangular FIR filter) استفاده شده است. این فیلتر لبه بالارونده را هموار کرده و امکان تشخیص دقیق پیک پالس و زمان رسیدن را فراهم می کند. برخلاف روش های مبتنی بر آستانه (Threshold)، این فیلتر امکان تشخیص پدیده انباشتگی (Pile-up) را بسیار کارآمدتر می کند.




Fig. 5. Operational flow of the analyzer.




Fig. 6. Architecture of the analyzer module.

توضیح تصویر: فلوچارت عملیاتی و معماری سخت‌افزاری داخلی ماژول تحلیل‌گر (Analyzer) و فیلترهای FIR در FPGA.

۴.۳. سیستم‌عامل، سرور و کلاینت

توسعه سیستم عامل از طریق PetaLinux و بر پایه Ubuntu Core انجام شده است. سرور به زبان C با قابلیت مدیریت ارتباطات Multi-thread نوشته شده است. رابط کاربری کلاینت‌ها (GUI) نیز توسط پایتون (PyQt) و (PyQtGraph) توسعه داده شده است که امکان مشاهده زنده هیستوگرام‌ها و شکل‌موج‌ها را فراهم می‌کند.

۵. نتایج آزمایشگاهی (Results)

متدولوژی آزمایش شامل سه مرحله بود:

۵.۱. تست های مستقل (شبیه ساز و تحلیل گر)

خروجی شبیه ساز با استفاده از اسیلوسکوپ Keysight MSO9404A بررسی شد. پالس های دارای روی هم افتادگی (Pile-up) با زمان های معیود ۶۴ نانوثانیه با خطای کمتر از ۱ درصد و دامنه با خطای کمتر از ۷٪ درصد تولید شدند.

۵.۲. تست حلقه بسته (Loopback Testing)

در این تست، پورت های DAC مورد مستقیماً به ADC متصل شدند. شبیه ساز در حالت آماری قرار گرفت و ۲۲۰۰ پالس تولید کرد. تحلیل گر که در حالت فیلتر FIR شانزده مرحله ای تنظیم شده بود، تمامی پالس ها را ثبت کرده و مقادیر واریانس و میانگین را با خطای بسیار ناچیز (کمتر از ۰.۴٪) نسبت به داده های ارسالی بازسازی کرد.

۵.۳. تست در شرایط واقعی تشعشع (Real Conditions)

این تست در آزمایشگاه فیزیک هسته ای دانشگاه Huelva در اسپانیا انجام شد. یک چشمه رادیواکتیو آمرسیوم-۲۴۱ ($Am-241$) که ذرات آلفا با انرژی ۵.۵ MeV ساطع می کند، درون یک محفظه خلاء قوی در مقابل یک آشکارساز سیلیکونی (PIPS) قرار داده شد.





Fig. 11. (a) Sketch of the experimental setup and (b) a photograph of the setup for testing under real conditions.

توضیح تصویر: الف) شماتیک ستاپ آزمایشگاهی با محفظه خلاء. **ب)** تصویر واقعی از تجهیزات تست پرتو در آزمایشگاه.

سیگنال‌های استخراج شده هم‌زمان توسط سیستم ابداعي و دستگاه‌های تجاری رده‌بالا (آمپلی‌فایر ORTEC مدل 571 و MCA کانبرا) (ثبت شدند). نتایج مقایسه شکل‌موج‌ها نشان داد که سیستم ابداعي تطابق عالی با اسیلوسکوپ دارد و خطای آن در استخراج دامنه پیک‌ها کمتر از ۱ میلی‌ولت است.




Fig. 14. Analyzer in height capture mode for testing under real conditions.




Fig. 15. Comparison of the histograms recorded by the analyzer and the commercial analog spectroscopy chain.

توضیح تصویر: مقایسه سیگنال های ضبط شده توسط اسیلوسکوپ در برابر Analyzer سیستم ابداعی (تصویر ۱۳) و مقایسه هیستوگرام های انرژی سیستم ما با دستگاه MCA تجاری (ORTEC تصویر ۱۵). همچنین هیستوگرام های استخراج شده توسط هر دو سیستم روی یک نمودار مقایسه شدند. میانگین دامنه پالس اندازه گیری شده توسط تحلیل گر دیجیتال تنها ۷٪ درصد با سیستم قدرتمند و گران قیمت MCA اختلاف داشت که نشان دهنده دقت فوق العاده این دستگاه فشرده است.

۶. بحث و نتیجه گیری (Discussion & Conclusion)

از نظر پیاده سازی در FPGA، این سیستم از 16889 عدد از واحدهای منطقی (LUTs) معادل ۹۵ درصد ظرفیت تراشه و ۵۶ بلوک حافظه BRAM معادل ۹۳ درصد ظرفیت، بهره برده است که نشان دهنده استفاده حداکثری و بهینه از تراشه است. توان مصرفی برآورد شده نیز تنها 1.65 وات بود که برای کاربری های پرتابل بی نظیر است. در مقایسه با سیستم های ذکر شده در ادبیات تحقیق، این سیستم به طور کامل بلوک های آنالوگ را حذف کرده و انعطاف پذیری فوق العاده ای برای اجرای مستقیم الگوریتم های پردازش سیگنال ایجاد کرده است.

مزیت کلیدی این پروژه نسبت به تمام کارهای قبلی، وجود سیستم «شبیه ساز» (Emulator) «تعبیه شده درون خود سخت افزار است. این ویژگی به مهندسان و دانشجویان اجازه می دهد تا بدون حضور در محیط های خطرناک رادیواکتیو، الگوریتم های فیلترینگ و تشخیص پالس (DSP) خود را توسعه داده و آزمایش کنند.